? Verificação de paridade é um método de detecção de erros que pode detectar erros de memória em um computador, as transmissões entre redes e em transmissões em sistemas sem contato , como na troca de dados entre um cartão inteligente e seu leitor. Verificação de paridade detecta erros de software , geralmente causadas por irregularidades elétricos dentro do sistema , ao contrário de erros de hardware, ou dano físico a um dispositivo de memória. Se a verificação da paridade detecta um erro de memória em seu computador , paridade verificador do seu sistema relata o erro para o BIOS. Verificação de paridade explicou

um sistema que emprega a verificação da paridade adiciona um bit de paridade adicional para cada byte de dados , e usa um ou outro par ou ímpar verificação de paridade para avaliar a integridade dos dados . No caso de verificação de paridade ímpar , quando o sistema grava os dados na memória , o seu verificador de paridade examina cada bit para ver se o seu valor é 0 ou 1. O verificador de paridade , em seguida, adiciona os valores de cada bit , fixando o valor do bit de paridade a 0 , se a soma for ímpar e definindo o valor para 1 , se a soma for par. O sistema lê essas informações quando ele recupera os dados e, se detectar uma soma de número par , ele trata o byte como dados corrompidos , relatando o incidente a BIOS. Mesmo a verificação da paridade funciona da mesma maneira , embora , mesmo sob a verificação de paridade , o verificador de paridade define o bit de paridade para fornecer uma soma de número par , como uma soma ímpar indica um erro.
Papel da o BIOS

Se o seu sistema tem uma placa-mãe que suporta a verificação de paridade , é possível ativar ou desativá-lo através do BIOS. A opção para desativar a verificação da paridade é útil se você optar por instalar a memória sem paridade adicional. O BIOS também relata erros de paridade , e lhe dará opções de como salvar o trabalho em andamento e reiniciar seu computador.

Inconvenientes de verificação de paridade

verificação de paridade não é infalível . Bits múltiplos podem ter os seus valores alterados de 0 a 1 , ou vice- versa, através de um evento , tal como uma perturbação eléctrica dentro de um circuito . Num sistema utilizando paridade ímpar , se dois bits com um valor de 1 têm esses valores alterados a 0 , a soma dos bits de dados e os bits de paridade será ainda igual a um e o verificador de paridade não irá reconhecer a corrupção de dados . Enquanto um verificador de paridade pode levar o BIOS para avisar o usuário de um erro de memória , não pode corrigir erros , limitando o valor de verificação de paridade .
Error- Correcting Code

ECC vai além de detectar erros de paridade a erros corruptoras derivadas de um único bit corrompido. Enquanto ECC não pode corrigir erros de múltiplos bits , ele ainda pode detectá-los e avisá-lo sobre a corrupção de dados. Scott Mueller observa que o risco de corrupção de vários bits é mínimo , no entanto, indica em seu artigo " Paridade e ECC " para QUE Publishing que 98 por cento dos erros de memória são os erros de um único bit . John Williams relatou em seu livro de 2008 " Design Digital VLSI com Verilog " que a partir do momento da escrita, ECC havia se tornado uma tecnologia mais prevalente do que a verificação de paridade , como a maioria do disco rígido e memória RAM fabricantes de chips construídos os seus produtos com funcionalidade ECC .