```vhdl
-- Define a entidade do registrador de deslocamento de 5 bits
entidade shift_register_5bit é
porto (
clk:em std_logic; - Sinal de relógio
redefinir:em std_logic; -- Sinal de reinicialização
data_in:em std_logic; -- Dados de entrada
data_out:out std_logic – Dados de saída
);
entidade final shift_register_5bit;

-- Definir a arquitetura do registrador de deslocamento de 5 bits
arquitetura Comportamental de shift_register_5bit é
-- Definir os registros internos
sinal reg1, reg2, reg3, reg4, reg5:std_logic:='0';

começar
- Implementação do registrador de deslocamento
processo (clk, redefinir)
começar
se (redefinir ='1') então
--Redefinir todos os registros para zero
registro1 <='0';
reg2 <='0';
reg3 <='0';
reg4 <='0';
reg5 <='0';
elsif (clk'event e clk ='1') então
- Mude os dados
reg5 <=reg4;
reg4 <=reg3;
reg3 <=reg2;
reg2 <=reg1;
reg1 <=data_in;
terminar se;
processo final;

-- Atribuir os dados de saída
data_out <=reg5;
arquitetura final Comportamental;
```