Reduced Instruction Set Computing ( RISC ) é um conceito de design de CPU que busca ganhos de poder como um trade-off para instruções simplificadas . Esta filosofia de design está diretamente oposição a Complex Instruction Set Computing ( CISC) , que é a base dos processadores x86 de estilo da grande maioria dos PCs domésticos e computadores portáteis.
Orientada para o desempenho A construção do processador RISC é tal que o desempenho é a prioridade , em vez de força bruta . Quando RISC e CISC foram desenvolvidos , o gargalo de microprocessadores era o poder , o que significa que CISC venceu e eficientes , chips orientada para o desempenho foram usados cada vez menos. RISC voltou em voga quando o aumento da necessidade de chips que fazem uso eficiente de energia da bateria portátil.
Menos versátil
Desde o conjunto de instruções é tão simples, que é , uma instrução por ciclo , os processadores RISC tendem a ser melhor utilizado para operações lógicas simples e repetitivas. Processadores CISC são verdadeiramente " uso geral ", o que significa que eles podem gasoduto múltiplas instruções ao mesmo tempo sem uma preferência por aplicações mais simples ou mais complexas. Processadores RISC precisa ser programado de uma forma muito particular.
Simples
A orientação da arquitetura RISC desempenho é devido ao seu conjunto de instruções simples e eficiente . Esta simplicidade significa que os processadores RISC são mais fáceis de projetar e barato de produzir , tornando -os ideais para máquinas de computação e barato , construído para que executam instruções repetitivas.
Cordas Instrução longas
RISC pode ser adaptado para executar cordas instrução CISC estilo , mas são extremamente ineficiente em fazê-lo . Uma vez que um processador RISC só pode lidar com uma seqüência de instrução de cada vez , o código precisa ser mais compartimentada e, portanto, mais complicado.
