Paradas de pipeline ocorrem quando a CPU precisa do resultado de uma instrução anterior para processar outra. Isso pode acontecer por vários motivos, como:

* Dependência de dados: A próxima instrução depende do resultado da instrução anterior. Por exemplo, uma instrução add não pode ser executada até que os dois números a serem adicionados tenham sido carregados na CPU.
* Conflito de recursos: A próxima instrução precisa de um recurso que esteja sendo usado pela instrução anterior. Por exemplo, duas instruções não podem acessar o mesmo local de memória ao mesmo tempo.
* Erro de previsão do ramo: A CPU prevê que uma instrução de desvio irá para um lado, mas na verdade vai para o outro. Isso pode fazer com que a CPU busque e execute instruções erradas.

As paralisações do pipeline podem ter um impacto significativo no desempenho. Ao reduzir o número de paralisações do pipeline, a CPU pode melhorar seu rendimento e eficiência.